发布日期：2025-03-25 19:22 点击次数：190
4 月 2 日ag百家乐下三路，二维半导体芯片迎来里程碑式发扬。复旦大学周鹏栽植团队合伙包文中商议员，造出群众首款基于二维半导体材料的 32 位 RISC-V 架构微处理器“模糊（WUJI）”（下称“模糊芯片”），初度杀青 5900 个晶体管的集成度，在海外上杀青了二维逻辑芯片最大畛域考据记录。这是由复旦团队完成、具有自主常识产权的国产新技能，既冲破了二维半导体电子学工程化瓶颈，也让中国在新一代芯片材料研制中占据先发上风，为激动电子与运筹帷幄技能参预新纪元提供有劲救济。
与此同期，本项商议中的反相器良率高达 99.77%，具备单级高增益和关态超低走电等优异性能，杀青了工程性的冲破。商议中，他们累计制备 900 个反向器阵列，每个阵列包含 30×30 个反向器。经过严格测试，发现其中 898 个反向器的逻辑功能完整无损，翻转电压和争议值都十分理思，最先于同类商议。
商议中，他们使用一个功能皆全的“模糊”芯片来杀青完整的算术运算，并展示了加法运筹帷幄“1946+25=1971”和“1971+53=2024”的奉行波形。
两个数字年份 1946 年和 1971 年诀别代表了第一台通用可编程电子数字运筹帷幄机 ENIAC 和第一台商用硅微处理器英特尔 4004 的降生年份。商议团队浮现，在 1kHz 的频率下，“模糊”芯片奉行这些算术运算的功耗为 0.43mW。
自动化测试建设测试终端流露：在 1kHz 时钟频率下，千门级芯片不错串行杀青 37 种 32 位 RISC-V 领导，餍足 32 位 RISC-V 整型领导集（RV32I）要求（注：RISC-V，是一种开源简化领导集运筹帷幄架构）。集成工艺优化进程和畛域化电路的考据终端流露，干系性能均能达到海外同期最优水平。这说明，“模糊”芯片不仅不错进行浅近的逻辑运算，还能奉行复杂的领导集。在及时信号处理上，“模糊”芯片有望用于物联网、边际算力、AI 推理等前沿运筹帷幄场景。
在该团队开荒的二维半导体集成工艺中，70% 掌握的工序不错胜仗沿用现存硅基产线锻真金不怕火技能。针对其所打造的二维特色工艺，课题组也曾赢得 20 余项工艺发明专利，具备一定的产业化上风。
“模糊”芯片由 4 英寸基板上的二硫化钼场效应晶体管（FET，field-effect transistors）以超大畛域集成电路兼容的样式制造而成。
它接收顶栅场效应晶体管结构，该结构是为了能与现存互补金属氧化物半导体（CMOS，Complementary Metal - Oxide - Semiconductor）技能杀青存效集成而开荒的。
如前所述，这是迄今为止应用二维半导体构建的最大的电子电路之一，它包含 5900 个二硫化钼场效应晶体管，以及位于触发器之间、由 17 级级联逻辑元件组成的最大逻辑旅途，这些逻辑元件需要在单个时钟周期内进行限定评估。该系统由 4V 的电源电压（Vdd，Voltage Drain - Drain）供电，并受外部时钟信号调控。电路成就为孤独运行，无需任何外部偏置或放荡信号。
“模糊”芯片具有四层结构：源极和漏极层以及包含底层责任晶体管的栅极层，是在前说念工序（FEOL，Front - End Of Line）工艺中形成的，后说念工序（BEOL，Back - End Of Line）工艺则能形成逻辑勾通层以及模块勾通层。
逻辑勾通层通过勾通晶体管形成了基本逻辑单位。模块勾通层将基本逻辑单位勾通起来，形成一个功能皆全的芯片。
下图展示了一张表现的二硫化钼沟说念在千里积顶栅堆叠层之前的扫描电子显微镜放大图像，以及通过透射电子显微镜得到的精细晶格罗列的原子分辨率图像。
在“模糊”芯片中，底层的二硫化钼场效应晶体管构建在绝缘的蓝对持基板上，从而能将它们在电子上十足休止。
这访佛于绝缘体上硅（SOI，silicon-on-insulator）技能，不错减少晶体管间的电容和电流泄漏。
此外，二硫化钼通说念独一三个原子厚，而且平面中莫得悬空键，这使其更故意于平面晶体管结构中的静电放荡。
为了杀青复杂的二硫化钼超大畛域集成电路，必须对关键要领制定灵验的工艺计谋，举例形成欧姆宣战、千里积高质地栅极电介质和实施灵验的掺杂计谋。
还需要珍贵的是，这些集成中的关键工艺要领是紧密耦合的，因为独一原子层厚度的通说念关于任何工艺处理都极为明锐。
此前商议也曾阐明，接收晶圆级加工技能来制备闹翻场效应晶体管阵列，不错杀青较高的良率。
可是，将多个功能单位集成到单个芯片上，形成超大畛域集成电路要复杂得多。
举例，关于行为基本逻辑单位的反相器电路的参考开关阈值电压（VM）而言，精准放荡负载晶体管和驱动晶体管的阈值电压（VTH）是必要的。
“模糊”芯片基于二硫化钼 n 型金属氧化物半导体架构。在晶圆层面，精准放荡阈值电压关于杀青高举座良率至关伏击。
在传统半导体技能中，阈值电压通常通过离子注入来放荡，但这种挨次并不适用于本次商议，因为它会对脆弱的二维晶体结构形成严重的晶格损害。
因此，在制造“模糊”芯良晌，商议团队通过两种挨次对阈值电压进行调制：（1）通过应用具有不同功函数的铝或金属栅极，使二硫化钼沟说念处于积聚景色或花消景色；（2）通过对高 k 介电层在二硫化钼沟说念上方千里积的种子层进行优化。
这种组揣摸谋不错灵验调度二硫化钼场效应晶体管的阈值电压，以便杀青逻辑勾通层和栅极层的电路级匹配和优化。
这些晶圆级制造进程，再加上二维半导体的复杂秉性，ag百家乐接口多少钱不成幸免地对器件性能产生诸多影响，这会给优化工艺进程带来了紧要挑战。
为了应答这些挑战并确保二维超大畛域集成电路粗略杀青举座产量鼓胀，商议团队接收了一种与机器学习挨次相勾通的系统化协同优化计谋，该计谋使其粗略办法并孤独分析每个工艺要领关于器件性能狡计的具体孝敬，从而普及了晶圆级二维集成电路制造的产量。
为了评估这一挨次的遵守，商议团队准备了三批二硫化钼晶片，每批晶片包含 7000 个晶体管，并从其中立时采选 800 个晶体管进行测试。
终端流露：晶体管的总体良率达到了 99.92%，借此讲明了大畛域数字集成电路制造的可行性。
关于逻辑勾通层至模块勾通层的后端工艺，氧化休止层（亦被称为层间电介质）也会影响阈值电压和参考开关阈值电压。
出于这一原因，商议团队还对层间电介质的千里积进行了细腻优化。在形成层间电介质之后，反相器参考开关阈值电压的偏移未朝上 Vdd 的 4.4%。
在统共后端勾通完成后，反相器 VM 的偏移未朝上 Vdd 的 6.2%。关于二维半导体的超大畛域集成电路而言，后端工艺的这种踏实性也曾相当理思。
“模糊”芯片架构的基本逻辑单位是增强型反相器和花消型反相器，它适用于 n 型二硫化钼晶体管。
如上所述，反相器的负载晶体管使用铝金属行为其顶栅电极，而驱动晶体管则使用金。
下图展示了 50 个带有金顶栅的二硫化钼晶体管和另一批 50 个带有铝顶栅的晶体管的滚动弧线。
由于金和铝的功函数并不相似，因此这两批晶体管的阈值电压存在显耀相反。
凭借独到的阈值电压，使得增强型反相器与花消型反相器粗略灵验责任。在室谦让环境要求下，当责任电压为 4V 时增益高达 760。
在制造集成电路时，反相器的均匀性是一个关键要素。
为了细则“模糊”芯片 6 毫米×6 毫米区域内的反相器良率，商议团队制作了一个由 900 个反相器组成的 30×30 阵列。
其发现 900 个反相器中有 898 个不错责任平方，良率为 99.77%，举座噪声容差为 0.5V。反相器的开关电压漫步在 1.4 至 2.5V 的范围内，统共 898 个反相器的平均增益均朝上 550。
由此可见，这些融合的、高性能的反相器能为杀青先进的数字逻辑电路提供器件基础。
反相器是统共逻辑单位的基础。基于上述反相器的秉性，商议团队构建了一个包含完整基本逻辑单位库的二维工艺瞎想套件。
传统的 CMOS 逻辑单位不错同期使用负载晶体管鸠合和驱动晶体管鸠合，而由 n 型二硫化钼晶体管构建的逻辑单位只可使用驱动晶体管鸠合，而且关于负载部分只可使用一个晶体管。
这不成幸免会导致二硫化钼逻辑电路瞎想中的负载匹配问题。为了处分这一问题，商议团队针对逻辑单位的输入负载和输出负载的噪声容限进行测试和运筹帷幄。
如下图所示，其在逻辑单位的输入端和输出端都添加了一个反相器，并通过修改驱动鸠合来测试其噪声容限。
在此之后，他们回顾了各式单级逻辑门的输入 - 输出裕度图，并针对不同逻辑单位组合针对这些裕度图的具体影响加以详备分析。
商议团队还为 25 种在 4V 电压下责任的单级逻辑门组合汇编了最小裕度值。
如下图所示，在工艺瞎想套件（PDK，process design kit）中，这些逻辑门被选为骨子建模单位。
然后，商议团队对“模糊”芯片中最长旅途的蔓延进行全面搜检，终端流露最大蔓延为 171µs。这标明“模糊”芯片粗略支抓高达几千赫兹的最大责任频率。
负载与驱动的干系性如下图所示，它阐明这种瞎想决议能让单个逻辑单位驱动最多四个负载（10 pF 负载），从而粗略餍足逻辑单位负载组合所需的数目。
接下来，商议团队探讨了逻辑电路的良率漫步。推敲到电路瞎想和测量的便利性，他们使用了多位移位寄存器。
每个 8 位寄存器包含 144 个晶体管，其晶圆级良率达到 71%。跟着电路畛域的增大良率启动下跌，包含 1152 个晶体管的 64 位寄存器它的良率大致为 7%。
客不雅来看，这是因为该团队的执行室洁净室的等第相对较低，以及所使用的加工用具踏实性欠佳。
因此，有必要以更工业化的样式进一步优化和完善超大畛域二维集成电路的制造工艺。
由于商议团队使用了模范单位库，因此不错使用电子瞎想自动化用具来瞎想和构建“模糊”芯片的每个模块，这些模块最终将组成一个功能完整的微处理器。
每个模块的功能和杀青样式略有不同，但不错轮廓为四个关键功能：数据操作、数据采选、景色计数和数据存储。
下图展示了与这些功能相对应的四种典型电路：受控全加器、多路复用器、计数器和 32 位寄存器。
每个子图都展示了对应的电路结构、功能默示图以及执行测量的输出波形。
据了解，“模糊”芯片包含一个用于奉行操作的 1 位算术逻辑单位、一个放荡景色寄存器模块、一个领导解码模块、一个立即数解码模块以及一个包含标准计数器的放荡模块。
该芯片还包含一个缓冲寄存器模块、一个微型景色机以及用于接口模块。其中，缓冲寄存器模块用于存储中间终端，微型景色机用于监控领导奉奇迹态，接口模块用于寄存器文献和存储器。
在新领导的第一个时钟周期中，放荡模块将带有使能信号 pc_valid 的 32 位标准计数器发送到领导总线。然后，会在后续周期中承袭领导息争码领导。数据则由算术逻辑单位进行处理。
第一个操作数 Op_a 从寄存器文献中获取，第二个操作数 Op_b 通过一个多路采选器以每个时钟周期 1 位的速率进行采选。Op_a 和 Op_b 之间的算术运算最终在 32 个时钟周期后完成。
为了杀青“模糊”芯片的领导，商议团队接收了串行处理架构，该架构由下图中的景色机进行面目。
这种算术逻辑单位接收 32 位串行数据旅途的架构瞎想，旨在通过镌汰静态功耗和硬件支出，来处分功耗成果和资本问题。通过上述过程，他们完成了“模糊”芯片的制备。
4 月 2 日，干系论文以《基于二维半导体的 RISC-V 32 比特微处理器》（A RISC-V 32-bit microprocessor based on two-dimensional semiconductors）为题发在Nature[1]。
复旦大学集成芯片与系统宇宙要点执行室、浙江绍芯执行室（绍兴复旦商议院）、微电子学院周鹏和包文中为论文通信作家，博士生敖明睿、周秀诚为论文共同第一作家。
值得珍贵的是，担任本次论文共同通信作家的周鹏是一位“老复旦东说念主”。他从 1996 年读本科启动便一直在复旦学习和责任。他所培养的部分学生在毕业后参预了华为、展讯、AMD 及 SMIC 等企业。担任本次论文共同通信作家的包文中本科和博士诀别毕业于南京大学和好意思国加州大学河畔分校，现在在职职于复旦大学微电子学院。
下一步，课题组将进一步普及芯片集成度，寻找并搭建踏实的工艺平台，为开荒干系居品打下基础。
参考贵寓：
1.Ao, M., Zhou, X., Kong, X.et al. A RISC-V 32-bit microprocessor based on two-dimensional semiconductors.Nature(2025). https://doi.org/10.1038/s41586-025-08759-9
https://mp.weixin.qq.com/s/HlQuWQ5r3TE0MkJgfNQ8oA
https://baike.baidu.com/item/周鹏/7314692
运营/排版：何晨龙